Υλοποίηση ενοποιημένου διπλού πολλαπλασιαστή-αθροιστή για την επιτάχυνση DSP αλγορίθμων
Many high-end applications dictate the efficient implementation of Digital Signal Processing (DSP) algorithms. The development of innovative hardware architectures with the main purpose of accelerating the execution of such algorithms has been proven to be area and power efficient. In the scope of...
| Κύριοι συγγραφείς: | , |
|---|---|
| Άλλοι συγγραφείς: | |
| Μορφή: | bachelorThesis |
| Γλώσσα: | Greek |
| Έκδοση: |
Εθνικό Μετσόβιο Πολυτεχνείο. Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών. Τομέας Τεχνολογίας Πληροφορικής και Υπολογιστών
2016
|
| Θέματα: | |
| Διαθέσιμο Online: | http://dspace.lib.ntua.gr/handle/123456789/44354 |