Σχεδίαση και ανάπτυξη firmware στα FPGA των καρτών L1DDC για την αναβάθμιση του ανιχνευτή ATLAS στο μεγάλο επιταχυντή αδρονίων του CERN
Η παρούσα διπλωματική εργασία, πραγματεύεται κατά κύριο λόγο τον προγραμματισμό των Field-Programmable Gate Arrays (FPGA), που χρησιμοποιούνται στο σύστημα των front-end electronics της αναβάθμισης του New Small Wheel (NSW) που θα γίνει το 2018 στον ανιχνευτή ATLAS, στον LHC του CERN. Τα FPGA, είνα...
| Κύριοι συγγραφείς: | , |
|---|---|
| Άλλοι συγγραφείς: | |
| Μορφή: | bachelorThesis |
| Γλώσσα: | Greek |
| Έκδοση: |
Εθνικό Μετσόβιο Πολυτεχνείο. Σχολή Εφαρμοσμένων Μαθηματικών και Φυσικών Επιστημών. Τομέας Φυσικής. Εργαστήριο Πειραματικής Φυσικής Υψηλών Ενεργειών και Συναφούς Οργανολογίας
2015
|
| Θέματα: | |
| Διαθέσιμο Online: | http://dspace.lib.ntua.gr/handle/123456789/42154 |