Σχεδίαση και Υλοποίηση Μετατροπέα Δεδομένων Ενός Ψηφίου - Ραπτάκης, Αδάμ (Εθνικό Μετσόβιο Πολυτεχνείο. Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών. Τομέας Επικοινωνιών, Ηλεκτρονικής και Συστημάτων Πληροφορικής, 2017)
Το αντικείμενο της παρούσης διπλωματικής εργασίας είναι η σχεδίαση και υλοποίηση ενός κυκλώματος μετατροπής 1-bit ψηφιακού σήματος σε αναλογική παλμοσειρά. Πρωταρχικοί στόχοι της σχεδίασης αποτέλεσαν η υψηλή συχνότητα λειτουργίας και ο χαμηλός προσθετικός θόρυβος φάσης του κυκλώματος. Το κύκλωμα του μετατροπέα αποτελεί μέρος ενός ευρύτερου συστήματος Σ-Δ διαμόρφωσης, το οποίο αναπτύχθηκε στο KC705 Evaluation Board (Kintex-7 FPGA Family) της Xilinix. Τα σήματα ρολογιού που χρησιμοποιούνται για το χρονισμό του συστήματος παράγονται στο κύκλωμα του μετατροπέα βάση ενός εξωτερικού ταλαντωτή αναφοράς. Ο μετατροπέας πραγματοποιεί δειγματοληψία του 1-bit ψηφιακού σήματος εξόδου του FPGA με ένα ρολόι εξαιρετικά χαμηλού jitter προκειμένου να μειώσει το θόρυβο φάσης του αναλογικού σήματος. Η συχνότητα και η φάση κάθε σήματος ρολογιού ελέγχονται από το χρήστη μέσω μικροελεγκτή ώστε να πετυχαίνεται βέλτιστος χρονισμός κατά τη διαδικασία της δειγματοληψίας. Το σύστημα FPGA και μετατροπέα λειτουργεί με συχνότητα ρολογιού έως 500 MHz. Οι απαραίτητες προσομοιώσεις για την προσαρμογή των γραμμών μεταφοράς του συστήματος πραγματοποιήθηκαν στο περιβάλλον του Advanced Design System (ADS) 2016.