Αποδοτική σχεδίαση multiplier-adder/accumulator για αριθμούς σε μορφή sign-magnitude - Μιχαήλ, Γεώργιος (Εθνικό Μετσόβιο Πολυτεχνείο. Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών, 2016)
Σκοπός της διπλωματικής αυτής εργασίας ήταν σχεδίαση διαφόρων τοπολογιών multiplier-accumulator (MAC) και multiplier-adder (MAD) για υπολογισμό ενός και δύο γινομένων, με εισόδους και εξόδους στη μορφή προσήμου-μέτρου. Για κάθε τοπολογία έγινε διερεύνηση ως προς τις επιδόσεις της και ειδικότερα ως προς τη μέγιστη δυνατή συχνότητα ρολογιού στην οποία μπορεί να λειτουργήσει. Στη μελέτη αύξησης της συχνότητας ρολογιού, έγινε προσαρμογή του αθροιστή πρόβλεψης κρατουμένου ώστε να επιτευχθεί επιτάχυνση του υπολογισμού της απόλυτης τιμής του αποτελέσματος και να μειωθεί το ελάχιστο μονοπάτι. Επιπλέον, κάθε υλοποίηση μελετήθηκε σε συνδυαστική λειτουργία όπου το αποτέλεσμα υπολογίζεται σε ένα κύκλο ρολογιού και σε λειτουργία συνεχούς διοχέτευσης όπου το αποτέλεσμα υπολογίζεται σε δύο κύκλους ρολογιού. Για το κύκλωμα πολλαπλασιασμού χρησιμοποιήθηκε παράλληλος πολλαπλασιαστής με μετασχηματισμό του πολλαπλασιαστή σύμφωνα με τη μέθοδο του MacSorley-Booth (Modified Booth) ώστε να επιτευχθεί μείωση των μερικών γινομένων προς άθροιση. Για την συμπίεση των μερικών γινομένων ώστε να είναι κατάλληλα για είσοδο στο τελικό αθροιστή χρησιμοποιήθηκε ένας δεντρικός συμπιεστής Wallace. Στα πλαίσια μελέτης της επίδοσης της προσαρμογής που έγινε στον αθροιστή πρόβλεψης κρατουμένου έγινε σύγκρισή του τροποποιημένου αθροιστή με μία συνηθέστερη μέθοδο όπου υπολογίζεται το αποτέλεσμα αρχικά σε μορφή συμπληρώματος ως προς δύο και ύστερα γίνεται μετατροπή του σε πρόσημο-μέτρο. Επιπλέον έγινε σύγκριση των προτεινόμενων υλοποιήσεων και με αντίστοιχα κυκλώματα που επεξεργάζονται αριθμούς σε μορφή συμπληρώματος ως προς δύο. Για τις τρεις αυτές υλοποιήσεις έγινε χρονική ανάλυση, δηλαδή μελέτη συμπεριφοράς των κύριων χαρακτηριστικών λειτουργίας των κυκλωμάτων για ένα εύρος συχνοτήτων ρολογιού. Συγκεκριμένα, έγινε περιγραφή όλων των κυκλωμάτων που αναλύονται σε αυτήν την εργασία σε γλώσσα περιγραφής υλικού Verilog, για μήκη λέξης 8,16,24,32 και 64 bit. Η σύνθεσή τους έγινε με βάση μία standard cell CMOS βιβλιοθήκη 65nm της Artisan, Από τα αποτελέσματα μελετήθηκε η συμπεριφορά κάθε κυκλώματος ως προς την ελάχιστη περίοδο ρολογιού (ns) στην οποία μπορεί να γίνει η σύνθεσή του, την μετρική επιφάνεια επί περίοδο ρολογιού (um2∗ns), και την κατανάλωση ενέργειας (mW∗ns).